记录手上几块开发板PS部分的配置信息，方便查阅
ALINX-ZYNQ-7020
创建工程芯片型号：
xc7z020clg400-2
外设：
| 外设名称 | 引脚占用 | 其他 |
|---|---|---|
| UART1 | MIO 48 - 49 | |
| QSPI | MIO 1-6 | Single Port |
| EHT0 | MIO 16-27 | 需要在MIO配置中设置使用的 电平标准为HSTL 1.8V, Speed : Fast |
| SD0 | MIO 40-45 | |
| SD0-Card Detection | MIO 47 | |
| DDR3 | 默认 | MT41J256M16 RE-125 |
| PS Clock | 默认 | 输入33.3333 MHz，工作时钟 666.666MHz |
| FCLK_CLK0 | 默认 | 给 PL 端提供的时钟 |
MLK-MZU07AEV
创建工程芯片型号：
xczu7ev-ffvc1156-2-i
外设：
Bank0 IO Voltage为LVCMOS1.8V Bank1 IO Voltage为LVCMOS1.8V Bank2 IO Voltage为LVCMOS1.8V Bank3 IO Voltage为LVCMOS1.8V
| 外设名称 | 引脚占用 | 其他 |
|---|---|---|
| QSPI | MIO 0-12 | Dual Parallel， Data Mode ： |
| SD0 | MIO13-16 ,21, 22, 24 | |
| SD0-Card Detection | MIO 24 | |
| UART0 | MIO 34-35 | |
| IIC0 | MIO18-MIO19 |